Verilog HDL ile Sayısal Tasarım

Çelebi A.

• Dersin Düzeyi: Lisans
• Tasarlanan Ders Kodu: MEH 463
• Öğretim Türü: Örgün Öğretim (Normal Öğretim)
• Dersin Kapsamı: Teorik ve Uygulama
• Akademik Yıl: 2011 - 2012
• Ders İçeriği:

  Bu dersin hedefi temel sayısal tasarım bilgisine sahip bir öğrencinin bu bilgilerini bir donanım tanımlama dili aracılığıyla güncel teknolojiler ile gerçekleştirebilmesini sağlamaktır. Bunun yanında açıklayıcı kodlama yöntemleri ile öğrencinin çabucak ASIC ve FPGA’lara (Alan Programlanabilir Kapı Dizileri) uygun devreler tasarlayabilmesinin sağlanması amaçlanmaktadır.