Uyarlamalı saat eş-zamanlama yönteminin FPGA kullanılarak gerçekleştirilmesi

---

Tezin Türü: Yüksek Lisans

Tezin Yürütüldüğü Kurum: Kocaeli Üniversitesi, Fen Bilimleri Enstitüsü, Fen Bilimleri Enstitüsü, Türkiye

Tezin Onay Tarihi: 2018

Tezin Dili: Türkçe

Öğrenci: SEMİH DEMİR

Danışman: Anıl Çelebi

Açık Arşiv Koleksiyonu: AVESİS Açık Erişim Koleksiyonu

Özet:

21.yy başlarına dek veri iletimi devre anahtarlamalı şebekeler ile sağlanmıştır. Zaman içerisinde teknolojinin ilerlemesine paralel olarak veri aktarım teknolojileri de gelişmiştir. Bu ilerlemenin sonucu olarak veri iletiminde paket anahtarlamalı şebekeler devre anahtarlamalı şebekelere kıyasla tercih edilmeye başlamıştır. Ancak devre anahtarlamalı yöntemlerin haberleşme şebekelerinin omurgasını oluşturması sebebiyle paket anahtarlamalı sistemlerin yaygınlaşması yavaş bir süreç içerisinde gerçekleşmektedir. Bu nedenle eş-zamanlı şebekelerin asenkron şebekeler ile birlikte çalışmasını sağlayan geçit cihazları geliştirilmiştir. Devre anahtarlamalı şebekeleri paket anahtarlamalı şebekelere bağlayan sistemlere İnternet Protokol Şebekeleri Üzerinden Zaman Bölmeli Çoğullama (ing. Time Division Multiplexing over IP, TDMoIP) denmektedir. Bu tez çalışması kapsamında saat eş-zamanlama işlemi ve ethernet paketlerinin sıralanmasını sağlayan seğirme tamponun seviyesini düzenleme işlemi Alan Programlanabilir Kapı Dizisi (Field Programmable Gate Array ,FPGA) üzerinde gerçekleştirilmiştir. Saat eş-zamanlama işlemi sağlanması için tasarlanan donanım, ethernet paketlerinin alıcı birime ulaşma zamanları arasındaki farkı kullanarak gönderici birimin servis saat işaretini tahmin etmektedir. Tasarlanan donanım, aynı matematiksel modeli takip eden MATLAB programı ve gerçek zamanlı çalışan bir TDMoIP cihazı ile karşılaştırılarak test edilmiştir. Elde edilen test sonuçları paylaşılmıştır. Saat eş zamanlama süreci, FPGA tasarımının zaman kritik operasyonel gücü kullanılarak gerçekleştirilmiştir.